

《数字系统与逻辑设计》B 卷答案

一、数字系统基础

1. 26B

$$2. \quad \overline{AB} + \overline{AC} + \overline{BC} = \overline{AB} + \overline{AC} = (\overline{AB} + \overline{A})(\overline{AB} + C) \\ = (A + \overline{A})(\overline{B} + \overline{A})(A + C)(\overline{B} + C) = (A + C)(\overline{A} + \overline{B})$$

$$3. \quad F = A + \overline{CD} + \overline{BC}$$

$$4. \quad F = \overline{BD} + \overline{AD}$$

二、集成逻辑电路


1. 控制端加高电平使得与非门处于开门状态，控制端加低电平与非门处于关门状态。

$R < 235 \Omega$ 控制与非门进入关门状态；

$R > 1.1k \Omega$ 控制与非门进入开门状态。

$$2. \quad F = \overline{AB} + \overline{AC} = \overline{(A+B)(A+C)} = \overline{A+BC}$$

用两个集电极开路门并联就可以实现：



三、组合逻辑电路

1. 输出表达式分别是：

$$Y1 = A1B1 + \overline{B1}A2\overline{B2}$$

$$Y2 = \overline{A1}B1 + \overline{B1}A2B2$$

电路的真值表：

A1 B1 A2 B2	Y1	Y2	A1B1A2B2	Y1	Y2
0 0 0 0	0	0	1 0 0 0	0	0
0 0 0 1	0	1	1 0 0 1	0	1
0 0 1 0	1	0	1 0 1 0	1	0
0 0 1 1	0	0	1 0 1 1	0	0
0 1 0 0	0	1	1 1 0 0	1	0
0 1 0 1	0	1	1 1 0 1	1	0
0 1 1 0	0	1	1 1 1 0	1	0
0 1 1 1	0	1	1 1 1 1	1	0


此题功能分析不作要求。

2. 设 F1 表示输入非余三码，F2 为可以被 3 整除的余三码，F3 为不可以被 3 整除的余三码：

$$F1 = \sum m(0, 1, 2, 13, 14, 15) \quad F2 = \sum m(3, 6, 9, 12)$$

$$F3 = \sum m(4, 5, 7, 8, 10, 11)$$

由于 74LS138 译码输出是低电平有效，用与非门就可以得到各个输出。逻辑图如下：



3. 将 $A=0$ 、 $D=0$ 代入表达式 $F = (A + C)(A + \bar{C} + D)(\bar{A} + C + \bar{D})$ ，结果为： $C\bar{C}$


将 $C=0$ 、 $D=1$ 代入表达式 $F = (A + C)(A + \bar{C} + D)(\bar{A} + C + \bar{D})$ ，结果为： $A\bar{A}$

所以，将存在逻辑冒险。


消除冒险不需要增加逻辑门。可将表达式改为： $F = (A + C)(A + D)(C + \bar{D})$ 就没有冒险，没有增加逻辑门。也可以增加两个冗余项。

四、触发器

1. 结果波形如下：



2. 4 种方案如下：




五、时序逻辑电路

$$1. \quad Q_A^{n+1} = \overline{Q_A^n Q_B^n Q_C^n} \quad Q_B^{n+1} = \overline{Q_A^n} \quad Q_C^{n+1} = \overline{Q_B^n} \quad Q_D^{n+1} = \overline{Q_C^n}$$


状态转移表:

Q_D^n	Q_C^n	Q_B^n	Q_A^n	Q_D^{n+1}	Q_C^{n+1}	Q_B^{n+1}	Q_A^{n+1}
0	0	0	1	0	0	1	0
0	0	1	0	0	1	0	0
0	1	0	0	1	0	0	0
1	0	0	0	0	0	0	1
0	0	0	0	0	0	0	1
1	0	0	1	0	0	1	0
0	0	1	1	0	1	1	0
0	1	1	0	1	1	0	0
1	1	0	0	1	0	0	0
1	0	1	1	0	1	1	0
0	1	1	1	1	1	1	0
1	1	1	0	1	1	0	0
1	1	1	1	1	1	1	0
0	1	0	1	1	0	1	0
1	0	1	0	0	1	0	0
1	1	0	1	1	0	1	0

状态转移图:



2. 要求分频输出是方波，需要将两个计数器分别设置为模 10 和模 2 计数。此时，高位计数的输出就是分频比为 20 的方波。电路图如下：



本题也可将后面的计数器设计为模 4、模 8、模 16 的计数器，只要从 QA 输出即可。

例外一种设计方法为设计计数周期为模 5 和模 4 的组合，此时模 4 计数器的输出从 QB 输出（也可将模 4 计数器改为模 8 或模 16，但输出仍为 QB 输出）。

3. 该题已经为最简。